Verilog HDL数字系统设计 王建民 著 地址 caj 百度云 pdb pdf kindle txt 下载

本书介绍基于Verilog HDL进行数字系统设计的基本原理、概念和方法。重点关注基于HDL的寄存器传输级数字系统设计，内容包括：数字电路基础回顾、组合逻辑电路设计、规则时序逻辑电路、有限状态机以及FSMD的设计。

暂无相关目录，正在全力查找中！

暂无相关内容，正在全力查找中

暂无出版社相关信息，正在全力查找中！

暂无相关书籍摘录，正在全力查找中！

在线阅读地址：Verilog HDL数字系统设计 王建民 著在线阅读

在线听书地址：Verilog HDL数字系统设计 王建民 著在线收听

在线购买地址：Verilog HDL数字系统设计 王建民 著在线购买

暂无原文赏析，正在全力查找中！

书籍介绍

《Verilog HDL数字系统设计》由王建民、田晓华、江晓林编著，通过

大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念

和方法。全书重点关注基于HDL的寄存器传输级(Register Transfer Level

，RTL)数字系统设计，主要内容包括数字电路基础回顾、组合逻辑电路设计

、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容

Verilog HDL IEEE1364—2001标准。

尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数

字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合高

年级的本科生、研究生以及从事数字电路设计的工程人员使用。